

Nível de arquitetura do conjunto de instrução

Tipos de Dados e Formato de Instrução



UNIFEI

Universidade Federal de Itajubá

IMC – Instituto de Matemática e Computação

Prof. Carlos Minoru Tamaki

Tipos de Dados

- Tipos de dados numéricos
 - Inteiros de 8, 16, 32 e 64 bits
 - Ponto flutuante de 32 e 64 bits e atualmente de 128 bits
- Tipos de dados Não Numéricos
 - ASCII – 7 bits
 - UNICODE – 16 bits
 - Imagens, vídeo, etc...

Tipos de dados do Core i7

Figura 5.6 Tipos de dados numéricos do Core i7. Os tipos suportados estão marcados com x. Tipos marcados com "64 bits" são aceitos somente no modo de 64 bits.

Tipo	8 bits	16 bits	32 bits	64 bits
Inteiro com sinal	x	x	x	x (64 bits)
Inteiro sem sinal	x	x	x	x (64 bits)
Inteiro decimal em código binário	x			
Ponto flutuante			x	x

Tipos de dados do ARM Cortex A9

Figura 5.7 Tipos de dados numéricos do OMAP4430. Os tipos suportados estão marcados com.

Tipo	8 bits	16 bits	32 bits	64 bits
Inteiro com sinal	X	X	X	
Inteiro sem sinal	X	X	X	
Inteiro decimal em código binário				
Ponto flutuante			X	X

Tipos de dados do ATmega168

Figura 5.8 Tipos de dados numéricos do ATmega168. Os tipos suportados são marcados com x.

Tipo	8 bits	16 bits	32 bits	64 bits
Inteiro com sinal	x			
Inteiro sem sinal	x	x		
Inteiro decimal em código binário				
Ponto flutuante				

Formatos de Instrução com relação a endereços

Figura 5.9 Quatro formatos comuns de instrução: (a) Instrução sem endereço. (b) Instrução de um endereço. (c) Instrução de dois endereços. (d) Instrução de três endereços.




(a)



(b)



(c)



(d)

Formatos de Instruções com relação a palavras

Figura 5.10 Algumas relações possíveis entre comprimento de instrução e de palavra.




Critérios de projeto para formatos de instrução

- A escolha do formato das instruções dependem de vários fatores, por exemplo:
 - Se o acesso à memória são rápidos, um projeto baseado em pilha pode ser usado, mas caso seja lento deve se ter vários registradores
 - A velocidade do processador pode ser limitada pelo comprimento da instrução: instrução mais curta implica em processador mais rápido
 - Outro critério de projeto é espaço suficiente no formato da instrução para expressar todas as operações: uma máquina com 2^n instruções que tenha menos que n bits é impossível
 - O critério do número de bits para um campo de endereço


Expansão de Opcodes

Figura 5.11 Instrução com um *opcode* de 4 bits e três campos de endereço de 4 bits.




Expansão de Opcodes

Figura 5.12 Expansão de *opcode* que permite 15 instruções de três endereços, 14 instruções de dois endereços, 31 instruções de um endereço e 16 instruções sem endereço. Os campos marcados com *xxxx*, *yyyy* e *zzzz* são campos de endereço de 4 bits.




Expansão de Opcodes

Figura 5.12 Expansão de *opcode* que permite 15 instruções de três endereços, 14 instruções de dois endereços, 31 instruções de um endereço e 16 instruções sem endereço. Os campos marcados com *xxxx*, *yyyy* e *zzzz* são campos de endereço de 4 bits.




Expansão de Opcodes

Figura 5.12 Expansão de *opcode* que permite 15 instruções de três endereços, 14 instruções de dois endereços, 31 instruções de um endereço e 16 instruções sem endereço. Os campos marcados com *xxxx*, *yyyy* e *zzzz* são campos de endereço de 4 bits.



Expansão de Opcodes


Figura 5.12 Expansão de *opcode* que permite 15 instruções de três endereços, 14 instruções de dois endereços, 31 instruções de um endereço e 16 instruções sem endereço. Os campos marcados com *xxxx*, *yyyy* e *zzzz* são campos de endereço de 4 bits.



Formatos das instruções do Core i7

- **Formatos de instrução do Core i7 é extremamente irregular e complexa, com até 6 campos de comprimento variável, 5 opcionais.**

Figura 5.13 Formatos de instrução do Core i7.




Formatos de instrução do ARM Cortex A9

Figura 5.14 Formatos de instrução da ARM de 32 bits.

31	2827					1615					87					0	Tipo de instrução				
Cond	00	I	Opcode			S	Rn	Rd	Operand2							Processamento de dados/Transferência do PSR					
Cond	000000					A	S	Rd	Rn	RS	1001		Rm	Multiplicação							
Cond	00001			U	A	S	RdHi	RdLo	RS	1001		Rm	Multiplicação longa (LONG MULTIPLY)								
Cond	00010			B	00		Rn	Rd	0000		1001		Rm	Troca (SWAP)							
Cond	01	I	P	U	B	W	L	Rn	Rd	Deslocamento							Load/Store de byte/palavra				
Cond	100			P	U	S	W	L	Rn	Lista de registradores							Load/Store múltiplo				
Cond	000			P	U	1	W	L	Rn	Rd	Desloca- mento 1	1	S	H	1	Desloca- mento 2	Transferência de meia palavra: deslocamento imediato				
Cond	000			P	U	0	W	L	Rn	Rd	0000		1	S	H	1	Rm	Transferência de meia palavra: deslocamento de registrador			
Cond	101			L	Deslocamento											Desvio					
Cond	0001			0010			1111		1111		1111		0001		Rn	Ponto de desvio					
Cond	110	P	U	N	W	L	Rn	CRd	CPNum	Deslocamento							Transferência de dados do coprocessador				
Cond	1110			Op1			CRn	CRd	CPNum	Op2	0	CRm	Operação de dados do coprocessador								
Cond	1110			Op1	L	CRn	Rd	CPNum	Op2	1	CRm	Transferência de registrador do coprocessador									
Cond	1111			Número de SWI											Interrupção de software						

Formatos de instrução do Atmega 168

Figura 5.15 Formatos de instrução do ATmega168.



Bibliografia

- Organização Estruturada de Computadores – Andrew S. Tanenbaum, Tood Austin – 6ª Edição 2013 Prentice Hall
- Vários sites da internet